晶振是数字电路的“心脏”，其PCB布线质量直接决定了系统的稳定性与EMC性能。晶振对寄生电容和干扰极其敏感，哪怕是0.1pF的偏差都可能导致频率偏移，因此布线时必须遵循一系列严苛的规则。

一、布局原则：短、紧凑、远离干扰

· 紧贴主芯片：晶振应尽可能靠近主芯片的时钟引脚（如XTAL_IN/OUT），总走线长度建议控制在10mm以内，理想情况是小于5mm。
· “黄金三角”布局：对于无源晶振，负载电容必须紧贴晶振引脚放置，形成“晶振-电容-芯片”的紧凑回路，切勿将电容与晶振分开摆放。
· 远离干扰源：晶振应远离板边（建议>1000mil）、远离大功率器件（如电源芯片、电感）及高速信号线，并放置在PCB中央区域。

二、走线规则：短、直、完整

· 最短与等长：走线越短越好，以减小寄生电容和天线效应。对于无源晶振，两条走线应尽量保持等长，可采用类差分走线方式。
· 禁止打过孔：晶振到芯片的时钟走线绝对禁止使用过孔，过孔的寄生电容会破坏信号完整性。
· 避免平行走线：晶振走线不得长距离与其他信号线平行，防止串扰。

三、接地与隔离：提供纯净的参考平面

· 完整地平面：晶振下方必须保留完整、连续的地平面，绝对禁止分割。这为高频回流电流提供了最低阻抗的路径。
· 就近接地：晶振的GND引脚和负载电容的接地端，应通过最短路径和独立过孔直接连接到主地平面。
· 包地保护：在晶振周围用地线（GND）进行包覆（Guard Ring），并每隔50-100mil就打一个地过孔，形成屏蔽。
· 外壳接地：晶振的金属外壳必须接地，这能有效屏蔽外来干扰并防止自身辐射。

四、区域净空：设立“隔离区”

· 禁止布线区：晶振下方及周围300mil（约7.6mm）至5mm范围内，禁止放置任何元器件或布设其它信号线。
· 内层净空：在晶振下方的PCB内层，应划定约3mm范围的“净空区”，禁止任何布线穿过。

总而言之，晶振PCB设计的核心在于将其视为一个精密且脆弱的模拟电路来对待。通过极致缩短走线、保证接地完整、实施严密隔离，才能确保这个“心脏”稳定、纯净地跳动。